在集成電路（IC）發展的宏大敘事中，有一條定律曾長期占據主導地位——摩爾定律。它預言集成電路上可容納的晶體管數量每隔約兩年便會增加一倍，性能也隨之提升。數十年來，這一定律如同一盞明燈，指引著半導體產業沿著“制程微縮”的單一軌道高速前行，從微米級一路狂奔至如今的納米級。在這場以“更小、更快、更省電”為核心的技術賽跑中，幾乎所有目光都聚焦在芯片本身的晶體管密度上，而一種名為“系統級封裝”（System in Package, SiP）的技術，盡管其概念早已存在，卻長期被遺忘在產業發展的角落，鮮少受到主流關注。
SiP并非新生事物。早在上世紀七八十年代，多芯片模塊（MCM）等封裝技術便已萌芽，可被視為SiP的雛形。它的核心理念是將多個具有不同功能的芯片（如處理器、存儲器、傳感器、無源元件等）通過先進的封裝技術集成在一個封裝體內，形成一個功能完整的系統或子系統。在摩爾定律的黃金時代，通過制程升級來集成更多功能、提升性能的路徑清晰且高效。芯片設計者更傾向于追求單顆芯片上系統級（SoC, System on Chip）的集成，因為這在當時被認為是性能最優、成本最低的解決方案。相比之下，SiP技術顯得復雜、成本較高，且在當時封裝技術有限的條件下，其性能與可靠性優勢并不突出，因此長期停留在軍事、航天等少數對尺寸、重量有極端要求，且不計成本的特殊領域。
技術發展的軌跡并非永遠直線向前。進入21世紀第二個十年后，摩爾定律的延續性開始面臨前所未有的嚴峻挑戰。物理極限、量子效應、驚人的研發與制造成本（“經濟摩爾定律”的失效）如同三座大山，使得制程微縮的步伐明顯放緩，每一步進階都變得異常艱難且昂貴。單純依靠晶體管尺寸縮小來提升系統性能的“免費午餐”時代已然終結。與此現代電子產品的需求卻日益復雜多元：5G通信、人工智能、物聯網、可穿戴設備等不僅要求極高的處理性能，還迫切需求異質集成（將不同工藝節點、不同材料的芯片，如數字CMOS、模擬RF、硅光芯片、MEMS傳感器等整合在一起）、微型化、低功耗以及更短的上市時間。
正是在這樣的產業變局下，曾被遺忘的SiP技術迎來了歷史性的回歸與復興。人們突然發現，當“從下而上”的芯片級微縮遇到瓶頸時，“從上而下”的封裝級系統集成提供了一條極具吸引力的替代路徑。SiP的核心優勢恰恰能應對新時代的挑戰：
- 異質集成能力：SiP允許將采用不同工藝技術（如28nm邏輯芯片、55nm射頻芯片、MEMS、GaN功率器件等）制造的芯片封裝在一起，實現最優化的功能組合，這是單一工藝的SoC難以企及的。
- 縮短開發周期與降低成本：設計一顆包含所有功能的先進制程SoC，其研發投入動輒數億美元，周期長達數年。而SiP可以復用成熟的芯片（稱為“芯粒”或Chiplet），通過封裝集成快速構成系統，大大降低了設計復雜性和風險，加速產品上市。
- 超越摩爾（More than Moore）：SiP是實現“超越摩爾”定律的典范。它不再單純追求晶體管密度的提升，而是通過系統級的封裝創新，在提升整體性能、增加功能多樣性的有效控制了成本與功耗。
- 滿足微型化需求：對于智能手機、TWS耳機、智能手表等空間極其受限的設備，SiP可以將多個芯片堆疊（3D SiP）起來，顯著節省PCB主板面積，是實現設備輕薄化的關鍵技術。
如今，SiP已從昔日的邊緣技術躍升為集成電路設計領域的核心焦點之一。它與芯粒（Chiplet）技術協同，共同構成了先進封裝生態系統的兩大支柱。從蘋果Apple Watch中的S系列芯片，到高端手機中的射頻前端模塊，再到高性能計算中的2.5D/3D集成方案，SiP的身影無處不在。各大半導體巨頭（如臺積電的3DFabric、英特爾的Foveros、三星的X-Cube）和頂級封測廠都在重金投入相關研發。
可以說，SiP的“被遺忘”與“再回歸”，深刻反映了半導體產業技術驅動力的變遷。它因摩爾定律的強勢而隱沒，又因摩爾定律的式微而閃耀。這不僅是封裝技術的勝利，更是系統設計思維的勝利。隨著硅通孔（TSV）、扇出型（Fan-Out）、混合鍵合（Hybrid Bonding）等技術的不斷成熟，SiP將繼續與先進制程、芯片架構創新深度融合，推動集成電路設計從“以芯片為中心”向“以系統為中心”進行范式轉移，在摩爾定律的“后時代”開辟出更為廣闊的性能與創新疆域。
